SmGen

许可: 免费 ‎文件大小: N/A
‎用户评分: 3.0/5 - ‎1 ‎评分

关于 SmGen

SmGen 是 Verilog 的有限状态机发生器。不过, 不是 Fsm 条目工具。输入是行为一样 Verilog。SmGen 从它生成基于 FSM 的合成设计。时钟边界由设计器显式提供。