逻辑是一个逻辑电路模拟器，具有集成方案编辑器和波形浏览器。 当前可用的原理图组件： 晶体管：NMOS，PMOS 逻辑门：缓冲器、逆变器、nand 或 exor、exnor、exnor、三状态缓冲器和逆变器 触发器： D 闩锁， 边缘触发 D， Jk 拖鞋， 单稳定 多路复用器：2 到 1，4 到 1，8 到 1。 脱百器：1 到 2，1 到 4，1 到 8 指示灯：LED、示波器探头 显示：十进制，十六进制 开关：切换按钮，按钮 常数：高和低。
方案编辑器功能：自定义子电路（黑盒），上下文敏感菜单，自动路由，7步撤消/重做，远连接的标签，自动放大选择，克隆，旋转，锁定和解锁移动，垂直和水平对齐，移动到中心。
数字电路模拟器可使用三个逻辑电平和三个阻抗值。它们是低的、未定义的和高。 电线可以选择显示逻辑级别。 开关电平建模、栅极电平建模和复杂器件电平建模可以在电路中混合使用。 模拟器检测运行时错误，并在原理图上显示错误消息。 检测到的错误包括： 暂时短路情况。当连接的输出具有不同或未定义的电平且具有低或未定义的阻抗时。 尖峰检测。当输入接收的脉冲小于配置值时。 触发器设置、保持、恢复、恢复时间冲突。在这些情况下，触发器可能会进入元稳定状态。
波形浏览器是一个虚拟数字示波器。当前功能包括：开始、停止时间、缓冲区长度设置、时间移位和缩放、逻辑低、高和未定义状态的显示。
3.x 版本包含 HDL 扩展。使用 Verilog 的很小的子集来描述框中的电路是可能的。Gates.s 演示从简单.v 文件加载以下模块：
模块smpl_circuit（A，B，和，NAND，OR，NOR，XOR，XNOR，BUF，不是）; 输入 A、B; 输出和， NAND， 或， Nor， Xor， XNOR， BUF， 不是; 和#10 g0（AND，A，B）; nand #10 g1（NAND，A，B）; 或#10 g2（或，A，B）; 也不是#10 g3（NOR，A，B）; xor #10 g4（XOR，A，B）; xnor #10 g5（XNOR，A，B）; buf #10 g6（BUF，A）; 不是#10 （不是， A）; 端模块
和 test1.v 文件：
模块电路（A、B、C、y）; 输入 A、B; 输出 y; 电线 e; 和#30 g1（e，A，B）; 或#30 g2（y，e，C）; 端模块
框中没有运行时错误检测。 仅显示第一个编译时间错误。
该程序附带内置演示电路。它们可帮助您快速入门。 有关详细信息http://www.hexastyle.com/home/andlogics/first-3-steps请参阅此详细信息。 您可以轻松地模拟、分析和修改示例的操作和计时。 内置示例： 74160，74163 同步计数器 74180 奇偶校验器 74181 4 位 ALU 74147、74148 优先级编码器 CMOS 门的晶体管电平建模 更多示例，例如二进制加用器，Johnson 计数器可从这里下载： http://www.hexastyle.com/home/andlogics/download-examples
版本历史记录
- 版本 4.9 发布于 2016-11-27
在带演示的框中添加了 7 段显示、电阻器、半分和全加子。 - 版本 4.5 发布于 2016-09-10
修复了应用程序兼容版本不匹配。