Logic Circuit Simulation in C++ 0.0.59

许可: 免费 ‎文件大小: N/A
‎用户评分: 5.0/5 - ‎2 ‎评分

liblcs 是一个硬件描述库C++旨在像 Verilog HDL 一样强大和简单。它目前支持逻辑门,翻转,时钟,并方便延迟,连续赋值和可变值转储到VCD文件。

版本历史记录

  • 版本 libLCS-0.0.59 发布于 2007-10-23
    若干修复和更新
  • 版本 libLCS-0.0.59 发布于 2007-10-23

软件信息