开发者 smgenerator.sf.net

SmGen 是 Verilog 的有限状态机发生器。不过， 不是 Fsm 条目工具。输入是行为一样 Verilog。SmGen 从它生成基于 FSM 的合成设计。时钟边界由设计器显式提供。